mosfet怎樣失效的_大眾科普網

路（例如最常見的ttl）就沒有這些優勢。mosfet的柵極輸入電阻無限大對於電路設計工程師而言亦有其他優點，例如較不需考慮邏輯門輸出端的負載效應（loadingeffect）。
[編輯]模擬電路
有一段時間，mosfet並非模擬電路設計工程師的首選，因為模擬電路設計重視的性能參數，如晶體管的轉導（transconductance）或是電流的驅動力上，mosfet不如bjt來得適合模擬電路的需求。但是隨著mosfet技術的不斷演進，今日的cmos技術也已經可以符合很多模擬電路的規格需求。再加上mosfet因為結構的關系，沒有bjt的一些致命缺點，如熱破壞（thermalrunaway）。另外，mosfet在線性區的壓控電阻特性亦可在積體電路裡用來取代傳統的多晶硅電阻（polyresistor），或是mos電容本身可以用來取代常用的多晶硅—絕緣體—多晶硅電容（pipcapacitor），甚至在適當的電路控制下可以表現出電感（inductor）的特性，這些好處都是bjt很難提供的。也就是說，mosfet除了扮演原本晶體管的角色外，也可以用來作為模擬電路中大量使用的被動元件（passivedevice）。這樣的優點讓采用mosfet實現模擬電路不但可以滿足規格上的需求，還可以有效縮小芯片的面積，降低生產成本。
隨著半導體制造技術的進步，對於整合更多功能至單一芯片的需求也跟著大幅提升，此時用mosfet設計模擬電路的另外一個優點也隨之浮現。為了減少在印刷電路板（printedcircuitboard,pcb）上使用的積體電路數量、減少封裝成本與縮小系統的體積，很多原本獨立的類比芯片與數位芯片被整合至同一個芯片內。mosfet原本在數位積體電路上就有很大的競爭優勢，在類比積體電路上也大量采用mosfet之後，把這兩種不同功能的電路整合起來的困難度也顯著的下降。另外像是某些混合訊號電路（mixed-signalcircuits），如類比/數位轉換器（analog-to-digitalconverter,adc），也得以利用mosfet技術設計出效能更好的產品。
近年來還有一種整合mosfet與bjt各自優點的制程技術：bicmos（bipolar-cmos）也越來越受歡迎。bjt元件在驅動大電流的能力上仍然比一般的cmos優異，在可靠度方面也有一些優勢，例如不容易被“靜電放電”（esd）破壞。所以很多同時需要復噪聲號處理以及強大電流驅動能力的積體電路產品會使用bicmos技術來制作。
[編輯]mosfet的尺寸縮放
過去數十年來，mosfet的尺寸不斷地變小。早期的積體電路mosfet制程裡，通道長度約在幾個微米（micrometer）的等級。但是到了今日的積體電路制程，這個參數已經縮小了幾十倍甚至超過一百倍。2006年初，intel開始以65納米（nanometer）的技術來制造新一代的微處理器，實際的元件通道長度可能比這個數字還小一些。至90年代末，mosfet尺寸不斷縮小，讓積體電路的效能大大提升，而從歷史的角度來看，這些技術上的突破和半導體制程的進步有著密不可分的關系。
[編輯]為何要把mosfet的尺寸縮小
基於以下幾個理由，我們希望mosfet的尺寸能越小越好。第一，越小的mosfet象征其通道長度減少，讓通道的等效電阻也減少，可以讓更多電流通過。雖然通道寬度也可能跟著變小而讓通道等效電阻變大，但是如果能降低單位電阻的大小，那麼這個問題就可以解決。其次，mosfet的尺寸變小意味著柵極面積減少，如此可以降低等效的柵極電容。此外，越小的柵極通常會有更薄的柵極氧化層，這可以讓前面提到的通道單位電阻值降低。不過這樣的改變同時會讓柵極電容反而變得較大，但是和減少的通道電阻相比，獲得的好處仍然多過壞處，而mosfet在尺寸縮小後的切換速度也會因為上面兩個因素加總而變快。第三個理由是mosfet的面積越小，制造芯片的成本就可以降低，在同樣的封裝裡可以裝下更高密度的芯片。一片積體電路制程使用的晶圓尺寸是固定的，所以如果芯片面積越小，同樣大小的晶圓就可以產出更多的芯片，於是成本就變得更低了。
雖然mosfet尺寸縮小可以帶來很多好處，但同時也有很多負面效應伴隨而來。
[編輯]mosfet的尺寸縮小後出現的困難
把mosfet的尺寸縮小到一微米以下對於半導體制程而言是個挑戰，不過現在的新挑戰多半來自尺寸越來越小的mosfet元件所帶來過去不曾出現的物理效應。
[編輯]次臨限傳導
由於mosfet柵極氧化層的厚度也不斷減少，所以柵極電壓的上限也隨之變少，以免過大的電壓造成柵極氧化層崩潰（breakdown）。為了維持同樣的性能，mosfet的臨界電壓也必須降低，但是這也造成了mosfet越來越難以完全關閉。也就是說，足以造成mosfet通道區發生弱反轉的柵極電壓會比從前更低，於是所謂的次臨限電流（subthresholdcurrent）造成的問題會比過去更嚴重，特別是今日的積體電路芯片所含有的晶體管數量劇增，在某些vlsi的芯片，次臨限傳導造成的功率消耗竟然占了總功率消耗的一半以上。
不過反過來說，也有些電路設計會因為mosfet的次臨限傳導得到好處，例如需要較高的轉導/電流轉換比（transconductance-to-currentratio）的電路裡，利用次臨限傳導的mosfet來達成目的的設計也頗為常見。
[編輯]芯片內部連接導線的寄生電容效應
傳統上，cmos邏輯門的切換速度與其元件的柵極電容有關。但是當柵極電容隨著mosfet尺寸變小而減少，同樣大小的芯片上可容納更多晶體管時，連接這些晶體管的金屬導線間產生的寄生電容效應就開始主宰邏輯門的切換速度。如何減少這些寄生電容，成了芯片效率能否向上突破的關鍵之一。
[編輯]芯片發熱量增加
當芯片上的晶體管數量大幅增加後，有一個無法避免的問題也跟著發生了，那就是芯片的發熱量也大幅增加。一般的積體電路元件在高溫下操作可能會導致切換速度受到影響，或是導致可靠度與壽命的問題。在一些發熱量非常高的積體電路芯片如微處理器，目前需要使用外加的散熱系統來緩和這個問題。
在功率晶體管（powermosfet）的領域裡，通道電阻常常會因為溫度升高而跟著增加，這樣也使得在元件中pn-接面（pn-junction）導致的功率損耗增加。假設外置的散熱系統無法讓功率晶體管的溫度保持在夠低的水平，很有可能讓這些功率晶體管遭到熱破壞（thermalrunaway）的命運。
[編輯]柵極氧化層漏電流增加
柵極氧化層隨著mosfet尺寸變小而越來越薄，目前主流的半導體制程中，甚至已經做出厚度僅有1.2納米的柵極氧化層，大約等於5個原子疊在一起的厚度而已。在這種尺度下，所有的物理現象都在量子力學所規范的世界內，例如電子的穿隧效應（tunnelingeffect）。因為穿隧效應，有些電子有機會越過氧化層所形成的位能障壁（potentialbarrier）而產生漏電流，這也是今日積體電路芯片功耗的來源之一。
為了解決這個問題，有一些介電常數比二氧化硅更高的物質被用在柵極氧化層中。例如铪（hafnium）和锆（zirconium）的金屬氧化物（二氧化铪、二氧化锆）等高介電常數的物質均能有效降低柵極漏電流。柵極氧化層的介電常數增加後，柵極的厚度便能增加而維持一樣的電容大小。而較厚的柵極氧化層又可以降低電子透過穿隧效應穿過氧化層的機率，進而降低漏電流。不過利用新材料制作的柵極氧化層也必須考慮其位能障壁的高度，因為這些新材料的傳導帶（conductionband）和價帶（valenceband）和半導體的傳導帶與價帶的差距比二氧化硅小（二氧化硅的傳導帶和硅之間的高度差約為8ev），所以仍然有可能導致柵極漏電流出現。
[編輯]制程變異更難掌控
現代的半導體制程工序復雜而繁多，任何一道制程都有可能造成積體電路芯片上的元件產生些微變異。當mosfet等元件越做越小，這些變異所占的比例就可能大幅提升，進而影響電路設計者所預期的效能，這樣的變異讓電路設計者的工作變得更為困難。
[編輯]mosfet的柵極材料
理論上mosfet的柵極應該盡可能選擇電性良好的導體，多晶硅在經過重摻雜之後的導電性可以用在mosfet的柵極上，但是並非完美的選擇。目前mosfet使用多晶硅作為的理由如下：
1.mosfet的臨界電壓（thresholdvoltage）主要由柵極與通道材料的功函數（workfunction）之間的差異來決定，而因為多晶硅本質上是半導體，所以可以藉由摻雜不同極性的雜質來改變其功函數。更重要的是，因為多晶硅和底下作為通道的硅之間能隙（bandgap）相同，因此在降低pmos或是nmos的臨界電壓時可以藉由直接調整多晶硅的功函數來達成需求。反過來說，金屬材料的功函數並不像半導體那麼易於改變，如此一來要降低mosfet的臨界電壓就變得比較困難。而且如果想要同時降低pmos和nmos的臨界電壓，將需要兩種不同的金屬分別做其柵極材料，對於制程又是一個很大的變量。
2.硅—二氧化硅接面經過多年的研究，已經證實這兩種材料之間的缺陷（defect）是相對而言比較少的。反之，金屬—絕緣體接面的缺陷多，容易在兩者之間形成很多表面能階，大為影響元件的特性。
3.多晶硅的融點比大多數的金屬高，而在現代的半導體制程中習慣在高溫下沉積柵極材料以增進元件效能。金屬的融點低，將會影響制程所能使用的溫度上限。
不過多晶硅雖然在過去二十年是制造mosfet柵極的標准，但也有若干缺點使得未來仍然有部份mosfet可能使用金屬柵極，這些缺點如下：
1.多晶硅導電性不如金屬，限制了訊號傳遞的速度。雖然可以利用摻雜的方式改善其導電性，但成效仍然有限。目前有些融點比較高的金屬材料如：鎢（tungsten）、钛（titanium）、钴（cobalt）或是鎳（nickel）被用來和多晶硅制成合金。這類混合材料通常稱為金屬硅化物（silicide）。加上了金屬硅化物的多晶硅柵極有著比較好的導電特性，而且又能夠耐受高溫制程。此外因為金屬硅化物的位置是在柵極表面，離通道區較遠，所以也不會對mosfet的臨界電壓造成太大影響。
在柵極、源極與漏極都鍍上金屬硅化物的制程稱為“自我對准金屬硅化物制程”（self-alignedsilicide），通常簡稱salicide制程。
2.當mosfet的尺寸縮的非常小、柵極氧化層也變得非常薄時，例如現在的制程可以把氧化層縮到一納米左右的厚度，一種過去沒有發現的現象也隨之產生，這種現象稱為“多晶硅空乏”。當mosfet的反轉層形成時，有多晶硅空乏現象的mosfet柵極多晶硅靠近氧化層處，會出現一個空乏層（depletionlayer），影響mosfet導通的特性。要解決這種問題，金屬柵極是最好的方案。目前可行的材料包括钽（tantalum）、鎢、氮化钽（tantalumnitride），或是氮化钛（titaliumnitride）。這些金屬柵極通常和高介電常數物質形成的氧化層一起構成mos電容。另外一種解決方案是將多晶硅完全的合金化，稱為fusi（fully-silicidepolysilicongate）制程。

上一页 [1] [2]